home *** CD-ROM | disk | FTP | other *** search
/ AmigActive 2 / AACD 2.iso / AACD / Programming / fpc / amigaunits / hardware.pas < prev    next >
Pascal/Delphi Source File  |  1998-09-22  |  18KB  |  592 lines
  1. {
  2.     This file is part of the Free Pascal run time library.
  3.  
  4.     A file in Amiga system run time library.
  5.     Copyright (c) 1998 by Nils Sjoholm
  6.     member of the Amiga RTL development team.
  7.  
  8.     See the file COPYING.FPC, included in this distribution,
  9.     for details about the copyright.
  10.  
  11.     This program is distributed in the hope that it will be useful,
  12.     but WITHOUT ANY WARRANTY; without even the implied warranty of
  13.     MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.
  14.  
  15.  **********************************************************************}
  16.  
  17. {
  18.     registers and bits in the Complex Interface Adapter (CIA) chip
  19. }
  20.  
  21. unit hardware;
  22.  
  23. INTERFACE
  24. uses exec;
  25.  
  26. {
  27.  * ciaa is on an ODD Pointer (e.g. the low Byte) -- $bfe001
  28.  * ciab is on an EVEN Pointer (e.g. the high Byte) -- $bfd000
  29.  *
  30.  * do this to get the definitions:
  31.  *    extern struct CIA ciaa, ciab;
  32. }
  33.  
  34. Type
  35.  
  36.     pCIA = ^tCIA;
  37.     tCIA = record
  38.     ciapra      : Byte;
  39.     pad0        : Array [0..254] of Byte;
  40.     ciaprb      : Byte;
  41.     pad1        : Array [0..254] of Byte;
  42.     ciaddra     : Byte;
  43.     pad2        : Array [0..254] of Byte;
  44.     ciaddrb     : Byte;
  45.     pad3        : Array [0..254] of Byte;
  46.     ciatalo     : Byte;
  47.     pad4        : Array [0..254] of Byte;
  48.     ciatahi     : Byte;
  49.     pad5        : Array [0..254] of Byte;
  50.     ciatblo     : Byte;
  51.     pad6        : Array [0..254] of Byte;
  52.     ciatbhi     : Byte;
  53.     pad7        : Array [0..254] of Byte;
  54.     ciatodlow   : Byte;
  55.     pad8        : Array [0..254] of Byte;
  56.     ciatodmid   : Byte;
  57.     pad9        : Array [0..254] of Byte;
  58.     ciatodhi    : Byte;
  59.     pad10       : Array [0..254] of Byte;
  60.     unusedreg   : Byte;
  61.     pad11       : Array [0..254] of Byte;
  62.     ciasdr      : Byte;
  63.     pad12       : Array [0..254] of Byte;
  64.     ciaicr      : Byte;
  65.     pad13       : Array [0..254] of Byte;
  66.     ciacra      : Byte;
  67.     pad14       : Array [0..254] of Byte;
  68.     ciacrb      : Byte;
  69.     end;
  70.  
  71.  
  72. Const
  73.  
  74. { interrupt control register bit numbers }
  75.  
  76.     CIAICRB_TA      = 0;
  77.     CIAICRB_TB      = 1;
  78.     CIAICRB_ALRM    = 2;
  79.     CIAICRB_SP      = 3;
  80.     CIAICRB_FLG     = 4;
  81.     CIAICRB_IR      = 7;
  82.     CIAICRB_SETCLR  = 7;
  83.  
  84. { control register A bit numbers }
  85.  
  86.     CIACRAB_START   = 0;
  87.     CIACRAB_PBON    = 1;
  88.     CIACRAB_OUTMODE     = 2;
  89.     CIACRAB_RUNMODE     = 3;
  90.     CIACRAB_LOAD    = 4;
  91.     CIACRAB_INMODE  = 5;
  92.     CIACRAB_SPMODE  = 6;
  93.     CIACRAB_TODIN   = 7;
  94.  
  95. { control register B bit numbers }
  96.  
  97.     CIACRBB_START   = 0;
  98.     CIACRBB_PBON    = 1;
  99.     CIACRBB_OUTMODE     = 2;
  100.     CIACRBB_RUNMODE     = 3;
  101.     CIACRBB_LOAD    = 4;
  102.     CIACRBB_INMODE0     = 5;
  103.     CIACRBB_INMODE1     = 6;
  104.     CIACRBB_ALARM   = 7;
  105.  
  106. { interrupt control register masks }
  107.  
  108.     CIAICRF_TA      = $01;
  109.     CIAICRF_TB      = $02;
  110.     CIAICRF_ALRM    = $04;
  111.     CIAICRF_SP      = $08;
  112.     CIAICRF_FLG     = $10;
  113.     CIAICRF_IR      = $80;
  114.     CIAICRF_SETCLR  = $80;
  115.  
  116. { control register A register masks }
  117.  
  118.     CIACRAF_START   = $01;
  119.     CIACRAF_PBON    = $02;
  120.     CIACRAF_OUTMODE = $04;
  121.     CIACRAF_RUNMODE = $08;
  122.     CIACRAF_LOAD    = $10;
  123.     CIACRAF_INMODE  = $20;
  124.     CIACRAF_SPMODE  = $40;
  125.     CIACRAF_TODIN   = $80;
  126.  
  127. { control register B register masks }
  128.  
  129.     CIACRBF_START   = $01;
  130.     CIACRBF_PBON    = $02;
  131.     CIACRBF_OUTMODE = $04;
  132.     CIACRBF_RUNMODE = $08;
  133.     CIACRBF_LOAD    = $10;
  134.     CIACRBF_INMODE0 = $20;
  135.     CIACRBF_INMODE1 = $40;
  136.     CIACRBF_ALARM   = $80;
  137.  
  138. { control register B INMODE masks }
  139.  
  140.     CIACRBF_IN_PHI2 = 0;
  141.     CIACRBF_IN_CNT  = CIACRBF_INMODE0;
  142.     CIACRBF_IN_TA   = CIACRBF_INMODE1;
  143.     CIACRBF_IN_CNT_TA   = CIACRBF_INMODE0 + CIACRBF_INMODE1;
  144.  
  145. {
  146.  * Port definitions -- what each bit in a cia peripheral register is tied to
  147.  }
  148.  
  149. { ciaa port A (0xbfe001) }
  150.  
  151.     CIAB_GAMEPORT1  = 7;    { gameport 1, pin 6 (fire button*) }
  152.     CIAB_GAMEPORT0  = 6;    { gameport 0, pin 6 (fire button*) }
  153.     CIAB_DSKRDY     = 5;    { disk ready* }
  154.     CIAB_DSKTRACK0  = 4;    { disk on track 00* }
  155.     CIAB_DSKPROT    = 3;    { disk write protect* }
  156.     CIAB_DSKCHANGE  = 2;    { disk change* }
  157.     CIAB_LED        = 1;    { led light control (0==>bright) }
  158.     CIAB_OVERLAY    = 0;    { memory overlay bit }
  159.  
  160. { ciaa port B (0xbfe101) -- parallel port }
  161.  
  162. { ciab port A (0xbfd000) -- serial and printer control }
  163.  
  164.     CIAB_COMDTR     = 7;    { serial Data Terminal Ready* }
  165.     CIAB_COMRTS     = 6;    { serial Request to Send* }
  166.     CIAB_COMCD      = 5;    { serial Carrier Detect* }
  167.     CIAB_COMCTS     = 4;    { serial Clear to Send* }
  168.     CIAB_COMDSR     = 3;    { serial Data Set Ready* }
  169.     CIAB_PRTRSEL    = 2;    { printer SELECT }
  170.     CIAB_PRTRPOUT   = 1;    { printer paper out }
  171.     CIAB_PRTRBUSY   = 0;    { printer busy }
  172.  
  173. { ciab port B (0xbfd100) -- disk control }
  174.  
  175.     CIAB_DSKMOTOR   = 7;    { disk motorr* }
  176.     CIAB_DSKSEL3    = 6;    { disk select unit 3* }
  177.     CIAB_DSKSEL2    = 5;    { disk select unit 2* }
  178.     CIAB_DSKSEL1    = 4;    { disk select unit 1* }
  179.     CIAB_DSKSEL0    = 3;    { disk select unit 0* }
  180.     CIAB_DSKSIDE    = 2;    { disk side select* }
  181.     CIAB_DSKDIREC   = 1;    { disk direction of seek* }
  182.     CIAB_DSKSTEP    = 0;    { disk step heads* }
  183.  
  184. { ciaa port A (0xbfe001) }
  185.  
  186.     CIAF_GAMEPORT1  = 128;
  187.     CIAF_GAMEPORT0  = 64;
  188.     CIAF_DSKRDY     = 32;
  189.     CIAF_DSKTRACK0  = 16;
  190.     CIAF_DSKPROT    = 8;
  191.     CIAF_DSKCHANGE  = 4;
  192.     CIAF_LED        = 2;
  193.     CIAF_OVERLAY    = 1;
  194.  
  195. { ciaa port B (0xbfe101) -- parallel port }
  196.  
  197. { ciab port A (0xbfd000) -- serial and printer control }
  198.  
  199.     CIAF_COMDTR     = 128;
  200.     CIAF_COMRTS     = 64;
  201.     CIAF_COMCD      = 32;
  202.     CIAF_COMCTS     = 16;
  203.     CIAF_COMDSR     = 8;
  204.     CIAF_PRTRSEL    = 4;
  205.     CIAF_PRTRPOUT   = 2;
  206.     CIAF_PRTRBUSY   = 1;
  207.  
  208. { ciab port B (0xbfd100) -- disk control }
  209.  
  210.     CIAF_DSKMOTOR   = 128;
  211.     CIAF_DSKSEL3    = 64;
  212.     CIAF_DSKSEL2    = 32;
  213.     CIAF_DSKSEL1    = 16;
  214.     CIAF_DSKSEL0    = 8;
  215.     CIAF_DSKSIDE    = 4;
  216.     CIAF_DSKDIREC   = 2;
  217.     CIAF_DSKSTEP    = 1;
  218.  
  219.  
  220. Type
  221.  
  222.     pAudChannel = ^tAudChannel;
  223.     tAudChannel = record
  224.         ac_ptr          : Pointer;      { ptr to start of waveform data }
  225.         ac_len          : Word;         { length of waveform in words }
  226.         ac_per          : Word;         { sample period }
  227.         ac_vol          : Word;         { volume }
  228.         ac_dat          : Word;         { sample pair }
  229.         ac_pad          : Array [0..1] of Word;        { unused }
  230.     end;
  231.  
  232.     pSpriteDef = ^tSpriteDef;
  233.     tSpriteDef = record
  234.         pos             : Word;
  235.         ctl             : Word;
  236.         dataa           : Word;
  237.         datab           : Word;
  238.     end;
  239.  
  240.    pCustom = ^tCustom;
  241.    tCustom = record
  242.         bltddat         : Word;
  243.         dmaconr         : Word;
  244.         vposr           : Word;
  245.         vhposr          : Word;
  246.         dskdatr         : Word;
  247.         joy0dat         : Word;
  248.         joy1dat         : Word;
  249.         clxdat          : Word;
  250.         adkconr         : Word;
  251.         pot0dat         : Word;
  252.         pot1dat         : Word;
  253.         potinp          : Word;
  254.         serdatr         : Word;
  255.         dskbytr         : Word;
  256.         intenar         : Word;
  257.         intreqr         : Word;
  258.         dskpt           : Pointer;
  259.         dsklen          : Word;
  260.         dskdat          : Word;
  261.         refptr          : Word;
  262.         vposw           : Word;
  263.         vhposw          : Word;
  264.         copcon          : Word;
  265.         serdat          : Word;
  266.         serper          : Word;
  267.         potgo           : Word;
  268.         joytest         : Word;
  269.         strequ          : Word;
  270.         strvbl          : Word;
  271.         strhor          : Word;
  272.         strlong         : Word;
  273.         bltcon0         : Word;
  274.         bltcon1         : Word;
  275.         bltafwm         : Word;
  276.         bltalwm         : Word;
  277.         bltcpt          : Pointer;
  278.         bltbpt          : Pointer;
  279.         bltapt          : Pointer;
  280.         bltdpt          : Pointer;
  281.         bltsize         : Word;
  282.         pad2d           : Byte;
  283.         bltcon0l        : Byte;
  284.         bltsizv         : Word;
  285.         bltsizh         : Word;
  286.         bltcmod         : Word;
  287.         bltbmod         : Word;
  288.         bltamod         : Word;
  289.         bltdmod         : Word;
  290.         pad34           : Array [0..3] of Word;
  291.         bltcdat         : Word;
  292.         bltbdat         : Word;
  293.         bltadat         : Word;
  294.         pad3b           : Array [0..2] of Word;
  295.         deniseid        : Word;
  296.         dsksync         : Word;
  297.         cop1lc          : Longint;
  298.         cop2lc          : Longint;
  299.         copjmp1         : Word;
  300.         copjmp2         : Word;
  301.         copins          : Word;
  302.         diwstrt         : Word;
  303.         diwstop         : Word;
  304.         ddfstrt         : Word;
  305.         ddfstop         : Word;
  306.         dmacon          : Word;
  307.         clxcon          : Word;
  308.         intena          : Word;
  309.         intreq          : Word;
  310.         adkcon          : Word;
  311.         aud             : Array [0..3] of tAudChannel;
  312.         bplpt           : Array [0..7] of Pointer;
  313.         bplcon0         : Word;
  314.         bplcon1         : Word;
  315.         bplcon2         : Word;
  316.         bplcon3         : Word;
  317.         bpl1mod         : Word;
  318.         bpl2mod         : Word;
  319.         bplcon4         : Word;
  320.         clxcon2         : Word;
  321.         bpldat          : Array [0..7] of Word;
  322.         sprpt           : Array [0..7] of Pointer;
  323.         spr             : Array [0..7] of tSpriteDef;
  324.         color           : Array [0..31] of Word;
  325.         htotal          : Word;
  326.         hsstop          : Word;
  327.         hbstrt          : Word;
  328.         hbstop          : Word;
  329.         vtotal          : Word;
  330.         vsstop          : Word;
  331.         vbstrt          : Word;
  332.         vbstop          : Word;
  333.         sprhstrt        : Word;
  334.         sprhstop        : Word;
  335.         bplhstrt        : Word;
  336.         bplhstop        : Word;
  337.         hhposw          : Word;
  338.         hhposr          : Word;
  339.         beamcon0        : Word;
  340.         hsstrt          : Word;
  341.         vsstrt          : Word;
  342.         hcenter         : Word;
  343.         diwhigh         : Word;
  344.         padf3           : Array [0..10] of Word;
  345.         fmode           : Word;
  346.     end;
  347.  
  348. CONST
  349. {    defines for beamcon register }
  350.   VARVBLANK     =  $1000;  {    Variable vertical blank enable }
  351.   LOLDIS        =  $0800;  {    long line disable }
  352.   CSCBLANKEN    =  $0400;  {    redirect composite sync }
  353.   VARVSYNC      =  $0200;  {    Variable vertical sync enable }
  354.   VARHSYNC      =  $0100;  {    Variable horizontal sync enable }
  355.   VARBEAM       =  $0080;  {    variable beam counter enable }
  356.   DISPLAYDUAL   =  $0040;  {    use UHRES pointer AND standard pointers }
  357.   DISPLAYPAL    =  $0020;  {    set decodes to generate PAL display }
  358.   VARCSYNC      =  $0010;  {    Variable composite sync enable }
  359.   CSBLANK       =  $0008;  {    Composite blank out to CSY* pin }
  360.   CSYNCTRUE     =  $0004;  {    composite sync TRUE signal }
  361.   VSYNCTRUE     =  $0002;  {    vertical sync TRUE }
  362.   HSYNCTRUE     =  $0001;  {    horizontal sync TRUE }
  363.  
  364. {    new defines for bplcon0 }
  365.   USE_BPLCON3   =  1;
  366.  
  367. {    new defines for bplcon2 }
  368.   BPLCON2_ZDCTEN        =  1024; {    colormapped genlock bit }
  369.   BPLCON2_ZDBPEN        =  2048; {    use bitplane as genlock bits }
  370.   BPLCON2_ZDBPSEL0      =  4096; {    three bits to select one }
  371.   BPLCON2_ZDBPSEL1      =  8192; {    of 8 bitplanes in }
  372.   BPLCON2_ZDBPSEL2      =  16384; {    ZDBPEN genlock mode }
  373.  
  374. {    defines for bplcon3 register }
  375.   BPLCON3_EXTBLNKEN     =  1;  {    external blank enable }
  376.   BPLCON3_EXTBLKZD      =  2;  {    external blank ored into trnsprncy }
  377.   BPLCON3_ZDCLKEN       =  4;  {    zd pin outputs a 14mhz clock}
  378.   BPLCON3_BRDNTRAN      =  16;  {    border is opaque }
  379.   BPLCON3_BRDNBLNK      =  32;  {    border is opaque }
  380.  
  381.  
  382. Const
  383.  
  384.     ADKB_SETCLR     = 15;   { standard set/clear bit }
  385.     ADKB_PRECOMP1   = 14;   { two bits of precompensation }
  386.     ADKB_PRECOMP0   = 13;
  387.     ADKB_MFMPREC    = 12;   { use mfm style precompensation }
  388.     ADKB_UARTBRK    = 11;   { force uart output to zero }
  389.     ADKB_WORDSYNC   = 10;   { enable DSKSYNC register matching }
  390.     ADKB_MSBSYNC    = 9;    { (Apple GCR Only) sync on MSB for reading }
  391.     ADKB_FAST       = 8;    { 1 -> 2 us/bit (mfm), 2 -> 4 us/bit (gcr) }
  392.     ADKB_USE3PN     = 7;    { use aud chan 3 to modulate period of ?? }
  393.     ADKB_USE2P3     = 6;    { use aud chan 2 to modulate period of 3 }
  394.     ADKB_USE1P2     = 5;    { use aud chan 1 to modulate period of 2 }
  395.     ADKB_USE0P1     = 4;    { use aud chan 0 to modulate period of 1 }
  396.     ADKB_USE3VN     = 3;    { use aud chan 3 to modulate volume of ?? }
  397.     ADKB_USE2V3     = 2;    { use aud chan 2 to modulate volume of 3 }
  398.     ADKB_USE1V2     = 1;    { use aud chan 1 to modulate volume of 2 }
  399.     ADKB_USE0V1     = 0;    { use aud chan 0 to modulate volume of 1 }
  400.  
  401.     ADKF_SETCLR     = $8000;
  402.     ADKF_PRECOMP1   = $4000;
  403.     ADKF_PRECOMP0   = $2000;
  404.     ADKF_MFMPREC    = $1000;
  405.     ADKF_UARTBRK    = $0800;
  406.     ADKF_WORDSYNC   = $0400;
  407.     ADKF_MSBSYNC    = $0200;
  408.     ADKF_FAST       = $0100;
  409.     ADKF_USE3PN     = $0080;
  410.     ADKF_USE2P3     = $0040;
  411.     ADKF_USE1P2     = $0020;
  412.     ADKF_USE0P1     = $0010;
  413.     ADKF_USE3VN     = $0008;
  414.     ADKF_USE2V3     = $0004;
  415.     ADKF_USE1V2     = $0002;
  416.     ADKF_USE0V1     = $0001;
  417.  
  418.     ADKF_PRE000NS   = 0;            { 000 ns of precomp }
  419.     ADKF_PRE140NS   = ADKF_PRECOMP0;    { 140 ns of precomp }
  420.     ADKF_PRE280NS   = ADKF_PRECOMP1;    { 280 ns of precomp }
  421.     ADKF_PRE560NS   = ADKF_PRECOMP0 + ADKF_PRECOMP1; { 560 ns of precomp }
  422.  
  423.  
  424. Const
  425.  
  426.     HSIZEBITS           = 6;
  427.     VSIZEBITS           = 16 - HSIZEBITS;
  428.     HSIZEMASK           = $3F;                  { 2^6 - 1 }
  429.     VSIZEMASK           = $3FF;                 { 2^10 - 1 }
  430.  
  431.     MAXBYTESPERROW      = 128;
  432.  
  433. { definitions for blitter control register 0 }
  434.  
  435.     ABC         = $80;
  436.     ABNC        = $40;
  437.     ANBC        = $20;
  438.     ANBNC       = $10;
  439.     NABC        = $08;
  440.     NABNC       = $04;
  441.     NANBC       = $02;
  442.     NANBNC      = $01;
  443.  
  444. { some commonly used operations }
  445.  
  446.     A_OR_B      = ABC + ANBC + NABC + ABNC + ANBNC + NABNC;
  447.     A_OR_C      = ABC + NABC + ABNC + ANBC + NANBC + ANBNC;
  448.     A_XOR_C     = NABC + ABNC + NANBC + ANBNC;
  449.     A_TO_D      = ABC + ANBC + ABNC + ANBNC;
  450.  
  451.     BC0B_DEST   = 8;
  452.     BC0B_SRCC   = 9;
  453.     BC0B_SRCB   = 10;
  454.     BC0B_SRCA   = 11;
  455.     BC0F_DEST   = $100;
  456.     BC0F_SRCC   = $200;
  457.     BC0F_SRCB   = $400;
  458.     BC0F_SRCA   = $800;
  459.  
  460.     BC1F_DESC   = 2;            { blitter descend direction }
  461.  
  462.     DEST        = $100;
  463.     SRCC        = $200;
  464.     SRCB        = $400;
  465.     SRCA        = $800;
  466.  
  467.     ASHIFTSHIFT = 12;           { bits to right align ashift value }
  468.     BSHIFTSHIFT = 12;           { bits to right align bshift value }
  469.  
  470. { definations for blitter control register 1 }
  471.  
  472.     LINEMODE    = $01;
  473.     FILL_OR     = $08;
  474.     FILL_XOR    = $10;
  475.     FILL_CARRYIN = $04;
  476.     ONEDOT      = $02;          { one dot per horizontal line }
  477.     OVFLAG      = $20;
  478.     SIGNFLAG    = $40;
  479.     BLITREVERSE = $02;
  480.  
  481.     SUD         = $10;
  482.     SUL         = $08;
  483.     AUL         = $04;
  484.  
  485.     OCTANT8     = 24;
  486.     OCTANT7     = 4;
  487.     OCTANT6     = 12;
  488.     OCTANT5     = 28;
  489.     OCTANT4     = 20;
  490.     OCTANT3     = 8;
  491.     OCTANT2     = 0;
  492.     OCTANT1     = 16;
  493.  
  494.  type
  495.     pbltnode = ^tbltnode;
  496.     tbltnode = record
  497.        n         : pbltnode;
  498.        _function : Pointer;
  499.        stat      : Byte;
  500.        blitsize  : Integer;
  501.        beamsync  : Integer;
  502.        cleanup   : Pointer;
  503.     end;
  504.  
  505. Const
  506.  
  507. { write definitions for dmaconw }
  508.  
  509.     DMAF_SETCLR     = $8000;
  510.     DMAF_AUDIO      = $000F;    { 4 bit mask }
  511.     DMAF_AUD0       = $0001;
  512.     DMAF_AUD1       = $0002;
  513.     DMAF_AUD2       = $0004;
  514.     DMAF_AUD3       = $0008;
  515.     DMAF_DISK       = $0010;
  516.     DMAF_SPRITE     = $0020;
  517.     DMAF_BLITTER    = $0040;
  518.     DMAF_COPPER     = $0080;
  519.     DMAF_RASTER     = $0100;
  520.     DMAF_MASTER     = $0200;
  521.     DMAF_BLITHOG    = $0400;
  522.     DMAF_ALL        = $01FF;    { all dma channels }
  523.  
  524. { read definitions for dmaconr }
  525. { bits 0-8 correspnd to dmaconw definitions }
  526.  
  527.     DMAF_BLTDONE    = $4000;
  528.     DMAF_BLTNZERO   = $2000;
  529.  
  530.     DMAB_SETCLR     = 15;
  531.     DMAB_AUD0       = 0;
  532.     DMAB_AUD1       = 1;
  533.     DMAB_AUD2       = 2;
  534.     DMAB_AUD3       = 3;
  535.     DMAB_DISK       = 4;
  536.     DMAB_SPRITE     = 5;
  537.     DMAB_BLITTER    = 6;
  538.     DMAB_COPPER     = 7;
  539.     DMAB_RASTER     = 8;
  540.     DMAB_MASTER     = 9;
  541.     DMAB_BLITHOG    = 10;
  542.     DMAB_BLTDONE    = 14;
  543.     DMAB_BLTNZERO   = 13;
  544.  
  545.  
  546. Const
  547.  
  548.     INTB_SETCLR     = 15;   { Set/Clear control bit. Determines if bits }
  549.                 { written with a 1 get set or cleared. Bits }
  550.                 { written with a zero are allways unchanged }
  551.     INTB_INTEN      = 14;   { Master interrupt (enable only ) }
  552.     INTB_EXTER      = 13;   { External interrupt }
  553.     INTB_DSKSYNC    = 12;   { Disk re-SYNChronized }
  554.     INTB_RBF        = 11;   { serial port Receive Buffer Full }
  555.     INTB_AUD3       = 10;   { Audio channel 3 block finished }
  556.     INTB_AUD2       = 9;    { Audio channel 2 block finished }
  557.     INTB_AUD1       = 8;    { Audio channel 1 block finished }
  558.     INTB_AUD0       = 7;    { Audio channel 0 block finished }
  559.     INTB_BLIT       = 6;    { Blitter finished }
  560.     INTB_VERTB      = 5;    { start of Vertical Blank }
  561.     INTB_COPER      = 4;    { Coprocessor }
  562.     INTB_PORTS      = 3;    { I/O Ports and timers }
  563.     INTB_SOFTINT    = 2;    { software interrupt request }
  564.     INTB_DSKBLK     = 1;    { Disk Block done }
  565.     INTB_TBE        = 0;    { serial port Transmit Buffer Empty }
  566.  
  567.  
  568.     INTF_SETCLR     = $8000;
  569.     INTF_INTEN      = $4000;
  570.     INTF_EXTER      = $2000;
  571.     INTF_DSKSYNC    = $1000;
  572.     INTF_RBF        = $0800;
  573.     INTF_AUD3       = $0400;
  574.     INTF_AUD2       = $0200;
  575.     INTF_AUD1       = $0100;
  576.     INTF_AUD0       = $0080;
  577.     INTF_BLIT       = $0040;
  578.     INTF_VERTB      = $0020;
  579.     INTF_COPER      = $0010;
  580.     INTF_PORTS      = $0008;
  581.     INTF_SOFTINT    = $0004;
  582.     INTF_DSKBLK     = $0002;
  583.     INTF_TBE        = $0001;
  584.  
  585. IMPLEMENTATION
  586.  
  587. end.
  588.  
  589.  
  590.  
  591.  
  592.